นักวิจัยค้นพบวิธีผลิตชิป 3 มิติแบบ Monolithic ภายใต้อุณหภูมิ 200°C สำเร็จโดยไม่ทำลายวงจรเดิม เทคโนโลยีนี้ช่วยก้าวข้ามข้อจำกัดของกฎของมัวร์ (Moore’s Law) และเป็นความเคลื่อนไหวสำคัญที่ผู้ให้บริการ Data Center และผู้ผลิตฮาร์ดแวร์ AI ในไทยต้องจับตา เพื่อเตรียมโครงสร้างพื้นฐานรองรับระบบประมวลผลที่มีความหนาแน่นสูงขึ้น
ขีดจำกัดทางฟิสิกส์ที่กำลังฉุดรั้งการพัฒนาชิปเซมิคอนดักเตอร์อาจถูกทำลายลง หลังนักวิจัยจาก University of Illinois Urbana-Champaign ค้นพบวิธีซ้อนวงจรซิลิคอน 3 มิติได้สำเร็จภายใต้อุณหภูมิต่ำ ช่วยยืดอายุกฎของมัวร์ (Moore’s Law) โดยไม่ต้องพึ่งพาการย่อขนาดทรานซิสเตอร์ให้เล็กไปกว่านี้
อุตสาหกรรมชิปในปัจจุบันกำลังเผชิญกับทางตันเมื่อการย่อขนาดทรานซิสเตอร์เริ่มปะทะกับขีดจำกัดระดับอะตอม ทางออกอย่างการสร้างชิปซ้อนกันในแนวตั้งจึงกลายเป็นเป้าหมายหลัก ทว่าอุปสรรคสำคัญของการบูรณาการแผ่นเวเฟอร์แบบชิ้นเดียว (Monolithic 3D Integration) คือ ‘ความร้อน’ เนื่องจากการสร้างชั้นวงจรซิลิคอนบนชั้นที่เสร็จแล้วมักต้องใช้อุณหภูมิสูงถึง 1,000 องศาเซลเซียส ซึ่งเกินกว่าขีดจำกัดความร้อน (Thermal Budget) ที่สายโลหะเชื่อมต่อในชิปจะทนได้ โดยอุตสาหกรรมกำหนดเพดานข้อจำกัดนี้ไว้ไม่เกิน 400 องศาเซลเซียส
ทลายกำแพงความร้อนด้วยฟิล์มนาโนซิลิคอน
ข่าวประชาสัมพันธ์จาก University of Illinois Urbana-Champaign ระบุว่า ทีมวิจัยที่นำโดยรองศาสตราจารย์ Qing Cao สามารถแก้ปัญหานี้ได้ด้วยกระบวนการแบบใหม่ที่ใช้อุณหภูมิไม่เกิน 200 องศาเซลเซียส วิธีการคือการลอกแผ่นฟิล์มนาโนของผลึกซิลิคอนเดี่ยว (Single-Crystalline Silicon Nanomembranes) ที่บางเฉียบไม่ถึง 10 นาโนเมตร นำมาวางซ้อนทับบนแผ่นฐานที่มีวงจรชั้นล่างอยู่แล้ว จากนั้นใช้เครื่องรีดแบบม้วน (Roll Laminator) ประสานชั้นผิวเข้าด้วยกัน
ด้วยความบางระดับนาโน แผ่นฟิล์มจึงมีความยืดหยุ่นสูงและแนบสนิทไปกับพื้นผิวด้านล่าง ช่วยลดปัญหาข้อบกพร่องที่รอยต่อหรือช่องว่าง ซึ่งเป็นปัญหาที่พบบ่อยในการนำแผ่นเวเฟอร์แข็งสองแผ่นมาประกบกันแบบเดิม
นอกจากนี้ เพื่อหลีกเลี่ยงกระบวนการเจือสารกึ่งตัวนำ (Doping) ที่ต้องใช้ความร้อนสูงกว่า 600 องศาเซลเซียส ทีมงานได้ออกแบบ ‘ทรานซิสเตอร์แบบ Junctionless’ ซึ่งเจือสารอย่างเข้มข้นและสม่ำเสมอมาตั้งแต่ขั้นตอนก่อนการซ้อนชั้น ทำให้ขั้วเกต (Gate) ยังสามารถควบคุมสัญญาณได้อย่างมีประสิทธิภาพและลดความต้านทานไฟฟ้าได้อย่างดีเยี่ยม
ผลลัพธ์จากการทดสอบในห้องปฏิบัติการแสดงให้เห็นว่า ชิปแบบใหม่นี้มีอัตราผลผลิต (Yield) ของอุปกรณ์สมบูรณ์สูงถึง 98-100% โดยงานวิจัยดังกล่าวได้รับการตีพิมพ์ในวารสาร Nature และขณะนี้ทีมงานกำลังเตรียมถ่ายทอดกระบวนการผลิตสู่เชิงพาณิชย์ร่วมกับเครือข่ายพันธมิตรระดับโลกอย่าง IBM, Intel และ TSMC
ที่มา:
University of Illinois Urbana-Champaign